This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

				e e e e e e e e e e e e e e e e e e e		San			* *	1			
					e _{lik} a de la la								
													:
	Ţ.												
												•	
				**									,
					į					ž.			4.
						a v. Sestj	e.			:			
						•		•					
				9+1									
					į vikį	Waliota							
		Á											
			5.6 			ina jih Danahara			* *				

Requested Patent

JP63244654

Title:

PLASTIC MOLDED TYPE INTEGRATED CIRCUIT DEVICE

Abstracted Patent

JP63244654

Publication Date:

1988-10-12

inventor(s):

SAWATANI HIROMICHI

Applicant(s):

TOSHIBA CORP

Application Number:

JP19870076176 19870331

Priority Number(s):

IPC Classification:

H01L23/28

Equivalents:

ABSTRACT:

PURPOSE:To cope with an increase in the number of semiconductor chips to be mounted, by a method wherein two or more insulating substrates are arranged on an island of a lead frame, hybrid units are formed on individual insulating substrates and the units are sealed collectively so that the individual insulating substrates can be miniaturized.

CONSTITUTION:A hybrid integrated circuit 33 is composed of insulating substrates 331 and hybrid units. The insulating substrates 331 are fixed to an island 31 by using, e.g., an adhesive; the hybrid units are composed of conductor wiring parts 332 formed on the insulating substrates 331, two or more semiconductor chips 333 and wires 335. Also another hybrid integrated circuit 34 contains the hybrid units which are composed of insulating substrates 341, conductor wiring parts 342, semiconductor chips 343 and wires 345. If the hybrid units which are formed on the separate insulating substrates 331, 341 are plastic-sealed collectively and the number of the insulating substrates to be built in is decided appropriately, it is possible to miniaturize the individual insulating substrates.

THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭63-244654

@Int.Cl.4

識別記号

庁内整理番号

❷公開 昭和63年(1988)10月12日

H 01 L 23/28

E-6835-5F

審查請求 有 発明の数 1 (全5頁)

8発明の名称 樹脂封止型集積回路装置

> ②特 顋 昭62-76176

田田 夏 昭62(1987)3月31日

砂発 明 者 沢 谷 博道

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩 川工場内

砂出 顧 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

20代理人 弁理士 鈴江 武彦 外2名

1. 発明の名称

樹脂對止型条積回點要量

2. 特許請求の範囲

(1) リードフレームのアイランド上に配置され た複数の絶縁器板と、

これらの各語最基板でとに形成された複数のへ イブリッド単位体と、

とれらのハイブリッド単位体を一体的に對止す る側舷射止外囲器と。

を備えてなることを特徴とする樹脂對止塑集積 回路要量。

(2)前記複数のハイアリッド単位体は、互いに 異なる図路徴能を有する単位体で組み合わされて いることを特徴とする特許指求の範囲第1項記載 の街船對止型集積固路袋堂。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

との元男はリードフレームのアイランド上に

固定された集積回路を樹脂對止して成る樹脂對止 亜条鉄恩路袋電に関する。

(発来の技術)

リードフレームのアイランド上に集役回路を 固定して成る条数顕路姿置にかいては、 半導体チ ,プをじんるいから保護する目的等のために、― 紋に、上記集表図路を対止するようになっている。 との封止の方法として、 気管封止方法や樹脂封止 方法がある。

第3回に複数封止型の巣状団路袋型の一例を示 ナ。恩にかいて、11はリードフレームのアイラ ンドであり、18は向じくリードである。18は 上記アイラジド』』上に固定された集長四路であ る。IIはアイランドII、リードIIの基準部 並びに集積回路』』を一体的に對止する微脂對止 外間器である。

上記集表面路!まは例えばハイブリッド型の集 仮竄略である。 ナをわち、 との集後回略 ! 』は、 アイランド!!上に装着剤等により固定された船 最著板111とこの絶象等板111上に形成され

たヘイプリッド単位体とから成る。このヘイプリッド単位体は、色級基板131上に装着列等により固定された複数の単導体チップ133と、色級基板131上に形成された導体配額133、それに、この導体配額133、半等体チップ133の電板、リード13を通宜接続するワイヤ134を有する。

第4回は、樹脂對止型条款回路整度の他の例の 様成を示す斯面図である。この樹脂對止型条款 以上型を設定し、 の機器をは、 色銀帯板 1 3 1 K孔 1 3 5 を形成 1 3 1 K孔 1 3 5 を形成 1 3 1 K孔 1 3 5 を形成 1 3 5 を介 1 2 5 を介 2 5 を

ととろで、上述したような樹脂対止型集表図路 延延化かいては、近年、接続の増大化件なって搭 載される半導体ナップ』をが増え、急最基板 181 が大型化してきている。その結果、次のような問

然大型化する。例えば、現在、上配圧力としては 1 0 kg/cg²程度のものが必要である。このような圧 力を得るには、非常に大きな製造装置が必要とな る。したがって、今後、絶景差板1 2 1 が大型化 していくことは、製造装置の設置スペースや設置 経費等の面で大きな問題を生む可能性が振めて高 い。

(3) さらに、1つは、完成品の品質が低下する可能性が高くなるということである。具体外の1つを挙げれば、例えば、差録業者に131をが大きる場合、差録業者に加力をである。また、一次を変化をできたが、またのでは、またが、またのでは、またが、またのでは、またが、またが、は、またが、は、は、のが生じる可能性が低い、あいるのが生じる可能性がある。

(発明が解決しようとする問題点)

以上述べたように、樹脂労止意集積回路要量

足が生じてきている。

(1) まず、1つは、趙泰基収131の大型化により、何えば、基収上に形成された複数の図路アロックの入出力特性の確認が難しくなり、その結果、延載の設計が難しくなってきていることである。これは、特に、顕存仕様ニーズが多いペイアリット選の変量にかいては、短納期、低価格を実現する上で大きな障害となっている。この問題に対応するために、ペメーンをセル化することが考えられるが、ペイアリット型の姿能でこれを実現することは非常に難しい。

② また、1つは製造製管として大がかりを基盤が必要となってきているととである。すなわち、アイランド11と絶象基板131との集合の信頼性を高めるためには、絶象基板131をアイランドは、絶象基板131をアイランドは、絶象基板131を設定する際、一定の圧力と認定によって接着剤を硬化させる必要がある。ここで、必要とする圧力は、基本板131が大型化すれば、必要とする圧力も大きくなり、これを発生するための製造装置も当大きくなり、これを発生するための製造装置

にかいては、世来、急急基板の大型化に弁ない設 計の困難化、製造基盤の大型化、完成品の品質の 低下等の問題が生じていた。

そこでとの発明は、差録基収の大型化に作なり 設計の困難化、製造装置の大型化、完成品の品質 の低下等の問題の発生を防止することができる機 耐労止型集務回路装置を提供することを目的とす る。

[発明の構成]

(問題点を解決するための手段)

上記目的を進成するためにこの発明は、 複数の差景差複をリードフレームのアイランド上に複数記録するとともに、 各差録差複ごとにハイアリッド単位体を形成し、これらハイアリッド単位体を開始止外囲器で一体的に対止するようにしたものである。

. (作用)

上記集成だよれば、搭載する半導体テップの 数が増えても、内蔵する絶縁基板の数を通常数定 するととにより、1つ1つの絶縁基板の小型化を 図ることができ、かつ各回路プロックを各絶最基 被に分散することができるので、上述した問題を 解決するととができる。

(実施費)

以下、四面を参照してこの発明の実施例を詳 細に説明する。

第1回はとの発明の一実施例の構成を示す断面 図である。

第1 図にかいて、 3 1 はリードフレームのアイランドである。 3 2 は同じくリードである。 3 3 はアイランド 3 1 上に構成されたハイアリッド型集状回路である。 3 6 はアイランド 3 1、ハイアリッド型集状回路 3 3 3 4 並びにリード 3 2 の一部を一体的に対止する機能対止外囲器である。

上記ハイアリッド型集後回路33は絶象基根331と、この絶象基根331に形成されたハイアリット単位体を有する。 絶象基板331は例えば接着別によりアイランド31に固定されている。ハイアリット単位体は、絶象基板331の上に形

以上述べたようにとの実施例は、別々の絶象基板 3 3 1 , 3 4 1 に形成されたハイブリッド単位 体を一体的に樹脂對止するようにしたものである。

このような構成によれば、次のような効果を得ることができる。

(1) 絶数基板の複数化により、各回路プロックを各級基板331,341に分散することがををおいてとの数することが確認を表面ので、各回路プロックだとの入口を登立した。 安全ので、各回路プロックにとのから、 一般のでは、一般ので

(2) 起級基板の数を通宜設定することにより、1 つ1つの船級基板 3 3 1 , 3 4 1 を小型化するこ とができる。その結果、その貼付け固定に必要な 圧力を発生する級数の小型化を関ることができる。

なか、ハイブリッド世級役回路346阿様に、 色級芸様341と、郷体配線343、半導体ナッ ア343並びにワイヤ345から成るハイブリッ ド単位体を有する。また、半導体の元、イブリック 一部は、絶縁芸板341に形成されている。そし、 の他数芸板341は、ハイブリッド型級役のる。ま の絶数芸板341は、ハイブリッド型級役のる。ま の絶数芸板331に形成されてれたハイブリッド単位体は、異なる回路機能をもつように 数定されている。

これにより、との技能の設置スペースの紹小や設 世経受の低減を図ることができる。また、製造ラ インの必要を箇所に容易に抱え付けることができ るため、既存の製造ラインを使った自動化が可能 でもる。

(3) 絶級基板まま』,ます』の小型化が可能をので、アイランドま』への貼付け固定時、1つの基板全体に均等に圧力をかけることができ、値域性の高い級合を得ることができる。

なか、信頼性に関しては、この他にも次のようなものが挙げられる。

(4) 無度変化に対して各色最高収331,341 の仲和量が小さいため、配額切れ、高板割れ、ストレスの付加による半導体テップの特性の変化を 防ぐことができる。

(5) 場体配線 3 4 2 を短くすることができるので、 インピーダンスの増加による電力損失の増加、動 作速度の選延を防ぐととができる。

以上との発明の一実施例を詳細に説明したが、 との発明はとのような実施例に誤定されるもので tt.

何えば、絶象基故の数は2つ以上であればいくつでもよい。第2回は4つの絶象基故41~44を設ける場合を示す。

また、この発明は、導体配数を少なくともワイヤ接続用の電気取り出し部を残して絶景被膜で被受した磁度や無限回路を絶景物でなる収納部に収納した状態で対離対止した姿象にも進用可能なととは勿論である。

この他にも発明の芸旨を途脱しない範囲で往々 様々変形実施可能なことは勿論である。

[発明の効果]


以上述べたようにとの発明によれば、搭載する半年体ナップの増加に併なり設計の思差化、美 造装置の大型化、品質の低下を防止するととがで きる。


4. 図面の簡単な説明

第1回はこの発明の一笑施例の構成を示す断 面図、第2回はこの発明の他の実施例の構成を示 す外視図、第3回及び第4回はそれぞれ使来の複 離割止担条表図路袋側の具たる構成を示す断面図 である。


3 1 一アイランド、3 2 … リード、3 3 , 3 4 …条表図路、3 5 … 例取對止外因路、3 3 1 , 3 4 2 , 4 2 ~ 4 4 … 絶象基板、3 3 2 , 3 4 2 …等体配盤、3 3 2 , 3 4 3 … 半導体ナップ、 3 2 4 , 3 4 4 … 孔、3 3 5 , 3 4 5 … ワイヤ。

出版人代理人 弁理士 鈴 江 武 彦





第 2 原



THIS PAGE BLANK (USPTO)